000 00871nam a2200277 i 4500
001 6102
005 20191018182006.0
010 _a978-0-471-72092-8
100 _a20081027d2006 0pory50 ba
200 1 _aRTL hardware design using VHDL
_ecoding for efficiency, portability, and scalability
_fPong P. Chu
210 _aHoboken
_cJohn Wiley & Sons
_d2006
215 _aXXIII, 669 p.
_cil.
606 _913302
_aElectrónica digital
606 _912917
_aProcessamento de dados
606 _928798
_aLinguagens de descrição de hardware
606 _919114
_aVHDL
606 _913741
_aFPGA
606 _928799
_aRTL
606 _913187
_aSistemas digitais
606 _928800
_aCircuito combinatório
606 _928801
_aCircuito sequencial
675 _a621.38Dig
700 1 _aCHU
_bPong P.
_911850
852 _aISEL
_bBiblioteca
_gCHU
_j621.38Dig
090 _a6102
942 _cMO